PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-364044

(43) Date of publication of application: 16.12.1992

(51)Int.Cl.

H01L 21/331

H01L 29/73

(21)Application number: 03-139008

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

11.06.1991

(72)Inventor: ITO NOBUYUKI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To improve cut-off frequency and reduce parasitic resistance and parasitic capacity by epitaxial growth a base layer and introducing self alignment process.

CONSTITUTION: A silicon film which includes impurity material of a first conductivity type or silicon-germanium alloy is epitaxially grown on a substrate 1 to form a base layer 5. A silicon film which includes impurity material of a second conductivity type is epitaxially grown on the base layer 5 and an emitter layer 6 is formed. Thenthe impurity material of a second conductivity type is introduced into the collector leading area of a polycrystal silicon film 9. An oxide film 10 is accumulated on the area. After accumulating an oxide film 11 on the whole plane of the substrate 1etch back is performed and the oxide film 11 is left on the side wall of a mesa constituted of the oxide film 10 and the polycrystal silicon film 9. Such process of forming the side wall of the oxide film 11 allows the formation of an emitter/contact area 12 by self alignment.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-364044

(43)公開日 平成4年(1992)12月16日

(51) Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 1 L 21/331

29/73

7377-4M

H01L 29/72

審査請求 未請求 請求項の数2(全 8 頁)

(21)出願番号

特願平3-139008

(71)出願人 000003078

株式会社東芝

(22)出願日

平成3年(1991)6月11日

神奈川県川崎市幸区堀川町72番地

(72)発明者 伊藤 信之

神奈川県川崎市幸区小向東芝町1 株式会

社東芝総合研究所内


(74)代理人 弁理士 三好 秀和 (外4名)

(54) 【発明の名称】 半導体装置の製造方法

(57) 【要約】

【目的】 遮断周波数を向上すると共に、寄生容量・寄 生抵抗を減少して、高速動作を可能とし、エミッタ・ペ ース耐圧の劣化を防止する。

【構成】 コレクタ層上にベース層, エミッタ層を順次エピタキシャル成長し、エミッタ層, ベース層を順次エッチング除去しコレクタ層を露出し、エッチングにより得た凹部に第1 絶縁膜を埋め込み平坦化し、上配得られた平坦面上にベース層と同一の導電型層, 第2 絶縁膜を順次堆積し、エミッタ層上の第2 絶縁膜のサイドウォールを形成し、サイドウォールを有する開孔部の周りにエミッタ層と同一導電型のエミッタ電極を形成する。



【特許請求の範囲】

【請求項1】 基板の表面部にコレクタ層を形成する工 程と、上記コレクタ層上にペース層、エミッタ層を順次 エピタキシャル成長させる工程と、上記エミッタ層、上 記ペース層を順次エッチング除去し上記コレクタ層を露 出する工程と、上記エッチングにより得た凹部に第1絶 縁膜を埋め込み平坦化する工程と、上記得られた平坦面 上に上記ペース層と同一の導電型層, 第2絶縁膜を順次 堆積する工程と、上記エミッタ層上の上記第2絶縁膜。 上記導電型層を順次開孔する工程と、上記開孔部の側壁 10 る。 に第3 絶縁膜のサイドウォールを形成する工程と、上記 サイドウォールを有する開孔部の周りに上記エミッタ層 と同一導電型のエミッタ電極を形成する工程とを含むこ とを特徴とする半導体装置の製造方法。

【請求項2】 基板の表面部にコレクタ層を形成する工 程と、上記コレクタ層上にベース層をエピタキシャル成 長させる工程と、上記ペース層上に第1絶縁膜を堆積し 上記第1 絶縁膜をエッチングして上記コレクタ層の所定 部上に残置する工程と、上記第1絶縁膜の側壁に第2絶 膜および上記第2 絶縁膜により形成され上記サイドウォ ールを有するメサの外側に露出する上記ペース層上に上 記ペース層と同一の導電型層を選択的に形成する工程 と、上記第1 絶縁膜を溶液によりウェットエッチング除 去し開孔部を形成する工程と、上記開孔部内にエミッタ 層を形成する工程とを含むことを特徴とする半導体装置 の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に 30 係り、特に高速パイポーラトランジスタの製造方法に関

[0002]

【従来の技術】近年、高性能パイポーラトランジスタ は、コンピュータ等に用いられる高速演算用のプロセッ サやメモリー等のディジタル回路用素子としては勿論、 オペアンプやコンパレータ等のアナログ回路用素子及び ディジタル/アナログ混載のDA/ADコンパータとし ても広く用いられ、高速性・高集積化が要求されてい る.

【0003】ところで、この種のパイポーラトランジス 夕を高速に動作させるためにはベース幅を薄くして遮断 周波数 ft を向上させる必要がある。

【0004】従来、パイポーラトランジスタのペース幅 を薄くコントロールする技術として、低加速のイオン注 入を用いる方法や固層拡散による方法等が検討され、短 時間拡散と共に成果を上げている。さらに最近では、イ オン注入における不純物分布のだれを抑えるために、ベ ース層をエピタキシャル成長によって形成する技術が開

る。

[0005]

【発明が解決しようとする課題】上述した従来のパイポ ーラトランジスタにおいては、ベース層をエピタキシャ ル成長によって形成することによって、薄いペース層を 形成することが検討されている。このような技術を用い たトランジスタでは、大別して2つの構造が考えられて いる。1つはプレーナ型のバイポーラトランジスタであ り、いま1つはメサ型のパイポーラトランジスタであ

【0006】一般に、プレーナ型のパイポーラトランジ スタでは、絶縁膜により素子分離を行った後、ペースの エピタキシャル成長を行う。そして、ペース上に形成さ れた絶縁膜を開口し、この開口部にポリシリコンを堆積 すると共に、エミッタ拡散を行い、エミッタを形成す る。従って、ベースの下がシリコンであるか、絶縁膜で あるかによってエピタキシャル成長されるペースの結晶 状態が大きく異なる。例えば絶縁膜ではポリシリコンあ るいはアモルファシリコンが形成される。このため、素 **縁膜のサイドウォールを形成する工程と、上記第1絶縁 20 子分離領域と活性領域とを近づけてしまうと素子分離領** 域と活性領域の接する領域では結晶状態の悪さからリー ク電流が生じるという問題点があった。

> 【0007】また、ポリシリコンを拡散してエミッタを 形成するので、ベース幅のコントロールが拡散条件のゆ らぎやポリシリコン/シリコン界面の状態に依存してし まう。さらに、薄膜ベースを形成する場合、ベース濃度 が低いとベース層が空乏層で覆われてしまい、エミッタ ・コレクタ間にリーク電流が流れ、ベース濃度が高いと エミッタ・ベース間の電界が強くなり、トンネリング電 流が大きくなる。また、エミッタのプロファイルコント ロールが自由にならない等の欠点があり、これらの欠点 を解消するため、エミッタをエピタキシャル成長によっ て形成した場合、エミッタを形成する領域が周囲を絶縁 膜によって囲まれているため、エピタキシャル成長を行 う際に結晶方向の違いによりエピ成長速度に差が生じ、 周囲を絶縁膜で囲まれた領域に一様にシリコンを埋め込 むことができない。即ち、ファセットが生じるという問 題点があった。

【0008】一方、メサ型のパイポーラトランジスタで 40 は、シリコン基板の広い領域上にペースのエピタキシャ ル成長を行い、この上に連続してエミッタのエピタキシ ャル成長を行うため、上述したプレーナ型パイポーラト ランジスタにみられる欠点はないが、メサ構造はセルフ アラインプロセスとの整合が悪く、微細化に向かないと いう問題点があった。

【0009】ところで、パイポーラトランジスタの高速 動作を可能にするためには、遮断周波数を向上させると 共に、寄生容量・寄生抵抗を減少させる必要もある。

【0010】ペース上の絶縁膜をエッチングしてエミッ 発され、トランジスタ単体レベルでの検証が行われてい 50 夕となる窓を形成する場合、エピタキシャル成長によっ .3

て精度良く形成したベースの厚さを保証し、ベースへの ダメージを防ぐためには次のような方法がある。つま り、ベースおよび酸化膜上に形成した窒化膜を異方性ド ライエッチングで開孔し、露出した酸化膜を溶液により ウェットエッチングするという工程である。しかしなが ら、セルフアラインプロセスが導入できないため、寄生 容量・寄生抵抗が大きくなり、高速動作ができない。そ の上、酸化膜がサイドエッチングされることにより、エ ミッタ面積が大きくなり、エミッタ・ベース耐圧が劣化 するという問題点があった。

【0011】本発明の目的は、上述した問題点に鑑み、 遮断周波数を向上すると共に、寄生容量・寄生抵抗を減 少して、高速動作を可能とし、エミッタ・ペース耐圧の 劣化を防止した半導体装置の製造方法を提供するもので ある。

[0012]

【課題を解決するための手段】本発明は上述した目的を 達成するため、基板の表面部にコレクタ層を形成する工 程と、上記コレクタ層上にペース層、エミッタ層を順次 記ペース層を順次エッチング除去し上記コレクタ層を露 出する工程と、上記エッチングにより得た凹部に第1絶 縁膜を埋め込み平坦化する工程と、上記得られた平坦面 上に上記ペース層と同一の導電型層、第2絶縁膜を順次 堆積する工程と、上記エミッタ層上の上記第2絶縁膜, 上記導電型層を順次開孔する工程と、上記開孔部の側壁 に第3 絶縁膜のサイドウォールを形成する工程と、上記 サイドウォールを有する関孔部の周りに上記エミッタ層 と同一導電型のエミッタ電極を形成する工程とを含むも のである。

【0013】また、基板の表面部にコレクタ層を形成す る工程と、上記コレクタ層上にベース層をエピタキシャ ル成長させる工程と、上記ペース層上に第1 絶縁膜を堆 積し上記第1絶縁膜をエッチングして上記コレクタ層の 所定部上に残置する工程と、上記第1 絶縁膜の側壁に第 2 絶縁膜のサイドウォールを形成する工程と、上記第1 絶縁膜および上配第2絶縁膜により形成され上記サイド ウォールを有するメサの外側に露出する上記ペース層上 に上記ペース層と同一の導電型層を選択的に形成する工 程と、上記第1 絶縁膜を溶液によりウェットエッチング 40 除去し開孔部を形成する工程と、上記開孔部内にエミッ 夕層を形成する工程とを含むものである。

[0014]

【作用】本発明においては、ベース層をエピタキシャル 成長し、かつセルフアラインプロセスを導入したので、 遮断周波数 f r が向上し、寄生抵抗・寄生容量が低下す る。従って、トランジスタの高速動作が可能になり、エ ミッタ面積のばらつきおよびエミッタ・ベース耐圧の劣 化が防止される。また、エミッタ層をエピタキシャル成

ベース幅のコントロールが容易となる。

[0015]

【実施例】以下、本発明製造方法に係わる実施例を図1 乃至図22に基づいて説明する。

【0016】先ず、第1導電型を有する半導体基板1上 に、第2導電型を有する高濃度コレクタ層2を形成し、 さらにこの高濃度コレクタ層2の表面部に低濃度コレク 夕層 3 を積層形成する。その後、素子間分離のための酸 化膜4を形成する(図1)。

【0017】次に、上記基板1上に第1導電型の不純物 を含むシリコン膜もしくは第1導電型の不純物を含むシ リコン・ゲルマニウム合金をエピタキシャル成長させ、 ペース層5を形成する。さらに、この上に第2導電型の 不純物を含むシリコン膜をエピタキシャル成長させ、エ ミッタ層6を形成する。このとき、酸化膜4上のベース 層5は必ずしも単結晶になっている必要はない(図 2).

【0018】続いて、活性領域およびコレクタ引き出し 領域の部分を残すようにフォトレジストによりパターン エピタキシャル成長させる工程と、上記エミッタ層、上 20 を形成し、このフォトレジストをマスクとする異方性の ドライエッチングによりエピタキシャル成長させたエミ ッタ周6及びベース層5をエッチングする。このとき、 エミッタ層6及びペース層5に凹部7が形成される(図 3).

> 【0019】次いで、上記凹部7に酸化膜8を埋め込み 平坦化を行う(図4)。

【0020】続いて、基板1上に不純物ドーピングのな い多結晶シリコン膜9を堆積した後、フォトレジストに よるマスクイオン注入等の方法により上記多結晶シリコ 30 ン膜9のペースの引き出し電極となる領域に第1導電型 の不純物を導入する。同様に、フォトレジストによるマ スクを用いたイオン注入等の方法により第2導電型の不 純物を多結晶シリコン膜9のコレクタ引き出し領域に導 入する。そして、上記多結晶シリコン膜9上に酸化膜1 0を堆積する(図5)。

【0021】さらに、ペースの引き出し電極となる部分 およびコレクタ引き出し領域となる部分にフォトレジス トのマスクをかぶせて、酸化膜10,多結晶シリコン膜 9を順次エッチングする(図6)。

【0022】次に、基板1全面に酸化膜11を堆積した 後、エッチパックし、酸化膜11を酸化膜10および多 結晶シリコン膜9より構成されるメサの側壁に残す。か かる酸化膜11のサイドウォール形成工程によって、エ ミッタコンタクト領域12をセルフアラインで形成する (図7)。

【0023】次に、基板1上に第2導電型の多結晶シリ コン膜を堆積し、これがエミッタコンタクト領域12の 周りにのみ残るように、フォトレジストによるマスクを 用いてエッチングし、エミッタ電極13を形成する。こ 長するので、エミッタ不純物分布のコントロールおよび 50 の場合、多結晶シリコン膜への第2導電型不純物の導入

20

は多結晶シリコン膜の堆積と同時に行うか、あるいは堆 積後にイオン注入等の方法により行ってもよい(図 8) .

【0024】しかる後、ペースの引き出し電極となる領 域およびコレクタ引き出し領域の酸化膜10にコンタク トホール10aを開孔し、このコンタクトホール10a の周りおよびエミッタ電極13上に金属配線14を形成 する(図9)。

【0025】以上の様に、本願発明によればエピタキシ 酸化膜を埋め込んでいるので、素子分離領域と活性領域 の接する部分でも結晶状態が良好であり、リーク電流等 が生じることはない。また、図7に示す工程においてセ ルフアラインでエミッタコンタクト領域を形成すること ができ、素子を微細化することができる。

【0026】さらに、他の実施例を図10乃至図22に より述べる。

【0027】先ず、第1導電型を有する半導体基板20 上に第2導電型を有する高濃度コレクタ層21を形成し た後、上記高濃度コレクタ層21の表面部に第2導電型 を有する低濃度コレクタ層22を形成する。その後、酸 化膜23を形成し、素子間分離を行う。そして、上記構 成素子を含む基板20上に第1導電型の不純物を含むシ リコン膜もしくは第1導電型の不純物を含むシリコン・ ゲルマニウム合金をエピタキシャル成長させ、ベース層 24を形成した後、このペース層24上に酸化膜25を デポジションする。このとき、酸化膜23上のベース層 24は必ずしも単結晶になっている必要はない(図1 0).

【0028】次いで、エミッタとなる領域を除いて酸化 30 膜25を残すように形成されたフォトレジストパターン をマスクとして、酸化膜25を異方性ドライエッチング した後、基板20の全面に窒化膜26をデポジションす る。なお、エッチングにより露出したベース層24はト ランジスタの活性領域として用いないので、ドライエッ チングにより若干のダメージが入ったり、薄くなっても 構わない(図11)。

【0029】次に、上記窒化膜26を異方性のドライエ ッチングによりエッチングし、酸化膜25の側壁にのみ 残置する(図12)。

【0030】そして、ペース層24をレジストパターン によりエッチングし、外部ペースとなる領域にのみ残置 する(図13)。

【0031】さらに、コレクタ引き出しのための高濃度 層を形成するために、コレクタ引き出し領域のみ開孔す るレジストパターン27を用いて、第2導電型の不純物 を低濃度コレクタ層22にイオン注入する(図14)。

【0032】その後、基板20の全面に酸化膜28をデ ポジションする(図15)。

領域にのみ酸化膜28を残す。これは、基板20面の露 出を防ぎ、次工程で行われる単結晶シリコン、多結晶シ リコンまたはシリサイド膜の選択成長を確実にするため である(図16)。

【0034】しかる後、外部ベースとなる領域の露出し ているベース層24上に膜29を選択成長させる。ここ で、上記膜29としては、第1導電型の不純物を含む単 結晶シリコンか多結晶シリコンあるいは不純物を含まな い単結晶シリコンか多結晶シリコンもしくは金属シリサ ャル成長によりエミッタ層、ベース層を形成後、凹部に 10 イド膜を用いる。ただし、用いた膜29が不純物を含ま ない単結晶シリコンまたは多結晶シリコンの場合には、 後で第1導電型の不純物をイオン注入等の方法を用いて 導入する必要がある(図17)。

> 【0035】次に、基板20の全面に窒化膜30をデポ ジションする(図18)。

> 【0036】続いて、エミッタ領域上のみを開孔するレ ジストパターン31を形成する(図19)。

> 【0037】その後、酸化膜25を弗酸系の溶液を用い てエッチング除去する。このとき、エッチングに弗酸系 の溶液を用いるため、ペース層24はエッチングされ ず、ダメージもない。また、除去される酸化膜25の周 囲は窒化膜26により囲まれているため、サイドエッチ ングが入ってエミッタ面積がばらついたり、大きくなっ たり、ましてエミッタ・ベース耐圧の劣化を引き起こす 可能性もない(図20)。

> 【0038】続いて、エミッタ領域に多結晶シリコンま たは単結晶シリコンを選択的もしくは非選択的にデポジ ションし、エミッタ層32を形成する。なお、多結晶シ リコンまたは単結晶シリコンを非選択的にデポジション した場合は、後にレジストパターンを用いて多結晶シリ コンまたは単結晶シリコンがエミッタ領域にのみ残置す るようにエッチングしなければならない(図21)。

> 【0039】続いて、外部ベースとなる領域およびコレ クタ引き出し領域にコンタンクホール33を開孔し、こ のコンタンクホール33上およびエミッタ層32上に金 属配線34を形成する(図22)。

【0040】斯くして、本実施例のパイポーラトランジ スタでは、エミッタ・外部ペースの間隔が窒化膜26の デポジションした膜厚で制御されるので、寄生容量・寄 40 生抵抗が小さく、かつ微細なトランジスタが形成でき、 髙速化が可能となる。

[0041]

【発明の効果】以上説明したように本発明によれば、ベ ース層をエピタキシャル成長し、かつセルフアラインプ ロセスを導入したので、遮断周波数 f: が向上でき、寄 生抵抗・寄生容量が低下する。従って、トランジスタの 高速動作ができると共に、エミッタ面積のばらつきおよ びエミッタ・ペース耐圧の劣化が防止できる。また、エ ミッタ層をエピタキシャル成長するので、エミッタ不純 【0033】次に、エッチングによりコレクタ引き出し 50 物分布のコントロールおよびベース幅のコントロールが (5)

特開平4-364044

できる。

【図面の簡単な説明】

- 【図1】本発明方法の製造工程断面図である。
- 【図2】本発明方法の製造工程断面図である。
- 【図3】本発明方法の製造工程断面図である。
- 【図4】本発明方法の製造工程断面図である。
- 【図5】本発明方法の製造工程断面図である。
- 【図6】本発明方法の製造工程断面図である。
- 【図7】本発明方法の製造工程断面図である。
- 【図8】本発明方法の製造工程断面図である。
- 【図9】本発明方法の製造工程断面図である。
- 【図10】本発明方法の他の製造工程断面図である。
- 【図11】本発明方法の他の製造工程断面図である。
- 【図12】本発明方法の他の製造工程断面図である。
- 【図13】本発明方法の他の製造工程断面図である。
- 【図14】本発明方法の他の製造工程断面図である。
- 【図15】本発明方法の他の製造工程断面図である。
- 【図16】本発明方法の他の製造工程断面図である。


【図17】本発明方法の他の製造工程断面図である。

- 【図18】本発明方法の他の製造工程断面図である。
- 【図19】本発明方法の他の製造工程断面図である。
- 【図20】本発明方法の他の製造工程断面図である。
- 【図21】本発明方法の他の製造工程断面図である。
- 【図22】本発明方法の他の製造工程断面図である。


【符号の説明】

- 1,20 半導体基板
- 2,21 高濃度コレクタ層
- 10 3,22 低濃度コレクタ層
 - 4, 10, 11, 23, 25, 28 酸化膜
 - 5,24 ペース層
 - 6,32 エミッタ層
 - 9 多結晶シリコン膜
 - 13 エミッタ電極
 - 14,34 金属配線
 - 26,30 窒化膜
 - 29 膜


[図1]




[図2]




【図3】




[図4]












[図14]



【図15】



【図16】



[図18]

